振蕩線路回路分(fēn)析的目的：
一(yī)個晶體(tǐ)振蕩電路必然會存在一(yī)定範圍的誤差，問題是如何了解這個誤差範圍，并将誤差值控制在最小(xiǎo)的範圍以内。
振蕩電路主要有三種誤差來源：
第一(yī)種：石英晶體(tǐ)單元本身就存在有不同的精度（也就是容許誤差）。
第二種：誤差來源是石英晶體(tǐ)的溫度特性，也就是頻(pín)率随溫度變化會出現偏差的現象。
圖1：石英晶體(tǐ)頻(pín)率—溫度特性曲線
第三種：誤差來源來自振蕩電路上的外(wài)圍元器件配置，這些組件包括石英晶體(tǐ)、半導體(tǐ)IC、外(wài)圍電阻/電容，以及PCB走線。
進行振蕩電路回路分(fēn)析的目的，就是爲了檢視石英晶體(tǐ)在整個振蕩電路中(zhōng)是否得到理想的匹配。透過回路分(fēn)析，研發人員(yuán)可以在電路設計階段就了解石英晶體(tǐ)振蕩電路的匹配狀況，避免在量産後才發生(shēng)問題，因爲再更改設計很不容易。
回路分(fēn)析要點
振蕩電路回路分(fēn)析包含三個基本的面向，介紹如下(xià)：
1.頻(pín)率容許誤差（Frequency Tolerance）的量測：
頻(pín)偏誤差的計算公式如下(xià)：
頻(pín)偏誤差=（量測頻(pín)率值–中(zhōng)心頻(pín)率值）/中(zhōng)心頻(pín)率值x 1，000，000（得出的單位爲ppm）。
2. 驅動功率（D.L.，Driver Level）：
計算公式爲： P （uW）= I^2 x Re
3. 負性阻抗（也稱爲起振餘量）：-R
負性阻抗代表振蕩線路的起振餘量狀況，也就是這個電路的健康度，即石英晶體(tǐ)在驅動下(xià)容不容易被起振。負性阻抗的判斷基本值是石英晶體(tǐ)最大(dà)ESR值的3~5倍。
實際操作的時候主要改變負載電容的匹配，那幺我(wǒ)(wǒ)們來看一(yī)下(xià)負載電容和各項參數的關系：
負載電容與頻(pín)率容許誤差的關系圖：電容變大(dà)，頻(pín)率變慢(màn)；電容變小(xiǎo)，頻(pín)率變快
負載電容與驅動功率的關系圖：當負載電容變小(xiǎo)時，驅動功率也會變小(xiǎo)
客戶在應用MC-146的過程中(zhōng)發現會有10%左右的晶體(tǐ)起振時間過長、甚至不起振的現象發生(shēng)。需要對電路設計進行測試來找到問題的原因和解決方法。
根據客戶提供參數測試得到如下(xià)數據：
從測試結果看客戶初始選擇Cl=12.5pF的MC-146進行設計，匹配電容C174=C175=18Pf， 測得精度爲+4.4 ppm滿足應用要求。同時DL= 0.119W也小(xiǎo)于0.5 W的要求。但是我(wǒ)(wǒ)們看到–R值爲220 k不滿足–R》5* ESR的要求。 該設計存在起振緩慢(màn)或停振的風險，因此需要對回路的器件參數進行重新設定。
重新設定的原則是：使振蕩回路得到的參數指标都滿足設計要求。
經過測試發現 Cl=12.5pF 的MC-146 在該系統的所有情況下(xià)都不能滿足全部的參數要求，因此需要更換晶體(tǐ)單元。
結果顯示當使用Cl=7 pF 的MC-146 的時候，匹配電容C174=7pF C175=6 pF， 測得精度爲+3.8 ppm 滿足應用要求。同時 DL= 0.081？W 也小(xiǎo)于0.5W的要求。-R值爲1000 k遠遠大(dà) 5倍ESR（325 k）。因此推薦客戶使用該參數匹配的電路設計，可以保證得到穩定可靠的時鍾頻(pín)率。